LVDS系统的测试，涉及到FPGA内部逻辑和并行接口测试。
这里以Xilinx的FPGA调试来举例说明。动态探头的工作原理也是在FPGA设计阶段用开发工具，比如Xilinx的Chipscope在FPGA代码综合完成后插入一个ATC2（Agilent Trace Core-2）的IP core，把内部信号映射到ATC2 core的输入端，然后布线映射生成bit文件下载到FPGA内，整流程和软逻辑分析仪的设计流程非常类似。 但是相对于软逻辑分析仪的方案，这个core的功能相对简单，基本功能相当于一个可以被JTAG命令控制的多路复用器，因此其仅占用很少的逻辑布线资源。目前Agilent的逻辑分析仪以及9000系列示波器都是基于windows和PC平台的，因此可以用逻辑分析仪或示波器的USB或并口来控制JTAG电缆完成bit文件下载和信号组的选择。FPGA的I/O输出的信号可以通过逻辑分析仪的探头捕捉测量,FPGA强大的采样、触发和存储功能可以支持非常复杂的信号分析。
由于测试工程师可能要探测的信号已经都事先送到了ATC2 Core的输入端，因此再调试阶段只需要在逻辑分析仪或混合信号示波器的操作界面里选择不同组的信号即可直接把信号送出，当完成一个模块调试后不用再修改任何代码和映射关系即可直接选择另一个模块的信号输出进行调试。由此可见，这种调试方法结合了以前两种调试方法的优点，把仪器强大的采样、触发、存储功能和软核的灵活性结合起来，在实现FPGA内部信号有效探测同时大大提高了调试效率。
