LVDS传输系统测试方案

LVDS是低压差分信号的简称，由于其优异的高速信号传输性能，目前在高速数据传输领域得到了越来越多的应用。

一般LVDS的传输系统由FPGA加上LVDS的Serdes芯片组成，LVDS的Serializer芯片把FPGA的多路并行数据通过时分复用的方法变成较少路数、较高速率的串行LVDS信号进行传输，接收端的de-Serializer芯片再把接收到的串行LVDS信号解成多路并行数据。其好处在于FPGA通过外挂的LVDS芯片可以方便可靠地以高速率把内部数据传输出去，如NS、TI等公司大量提供这种LVDS的Serdes芯片。

对于LVDS系统的测试，主要涉及以下几方面：

1、 FPGA内部逻辑和并行接口测试，用于保证数据处理和控制的正确性；

2、 高速串行LVDS信号质量测试，用于保证LVDS信号的正确传输；

3、 高速互连电缆和PCB的阻抗测试，用于保证传输链路的信号完整性；

4、 系统误码率测试，用于验证系统实际传输的误码率。