MPR: Multi-purpose register. 多用途寄存器。MPR的功能是读出一个预先设定的系统时序校准比特序列。
为了使能MPR功能，需要在MRS的寄存器MR3的A2位写1，并且在此之前需要将ddr3的所有bank处于idle状态；
一旦MPR被使能后，任何RD和RDA的命令都会被引入到MPR寄存器中，当MPR寄存器被使能后，
除非MPR被禁止（MR3的A2=0），否则就只有RD和RDA被允许。在MPR被使能的时候，RESET功能是被允许的。
Precharge Power Down: bank在in-progress命令后关闭
Active Power Down:bank在in-progress命令后依然打开
Idle：所有的bank必须预先充电，所有时序满足，DRAM的ODT电阻，RTT必须为高阻。
CWL:CAS write latency. 以时钟周期为单位，在内部写命令和位输入数据的时间延时，该单位始终为整数。
在操作过程中，所有的写延时WL被定义为AL（Additive Latency）+CWL。
Rtt: Dynamic ODT.DDR3引入的新特性。在特定的应用环境下为了更好的在数据总线上改善信号完整性，
不需要特定的MRS命令即可以改变终结强度（或者称为终端匹配）。在MR2中的A9和A10位设置了Rtt_WR。Ddr3中，
有两种RTT值是可以选择的，一种是RTT_Nom,另一种是RTT_WR;Rtt_Nom是在没有写命令的时候被选择的，
当有了写命令后，ODT就会变成Rtt_wr，当写命令结束后，又会回到Rtt_nom。也就是说，RTT在ODT使能后，出现，
当总线上没有数据的时候，采用的RTT值为RTT_nom;而当总线上有了数据后，要求此时的ODT的值为Rtt_wr。
具体的DDR3的ODT产生时序见图2。当ODT被使能后，必须要保持高电平ODTH4个时钟周期才可以有效；
如果写命令被放入寄存器并且ODT是高，那么ODT必须保持ODTH4或者ODTH8，这样ODT才可以有效。
