2．管脚功能描述
来处理命令、地址、控制信号和时钟。FLY_BY的拓扑结构可以有效的减少stub的数量和他们的长度，
却会导致时钟和strobe信号在每个芯片上的flight time skew,这使得控制器（FPGA或者CPU）
很难以保持Tdqss ,tdss和tdsh这些时序。这样，ddr3支持write leveling这样一个特性，
来允许控制器来补偿倾斜（flight time skew）。存储器控制器能够用该特性和从DDR3反馈的数据调成DQS和CK之间的关系。
在这种调整中，存储器控制器可以对DQS信号可调整的延时，来与时钟信号的上升边沿对齐。
控制器不停对DQS进行延时，直到发现从0到1之间的跳变出现，DQS的延时通过这样的方式被建立起来了，由此
