LVDS测试中的输入时钟信号即像素时钟信号，也称为数据移位时钟（在LVDS发送芯片中，将输入的并行RGB数据转换成串行数据时要使用移位寄存器）。像素时钟信号是传输数据和对数据信号进行读取的基准。
LVDS发送芯片输出的时钟信号频率与输入时钟信号（像素时钟信号）频率相同。时钟信号的输出常表示为：TXCLK＋和TXCLK－，时钟信号占用LVDS发送芯片的一个通道。
通常，LVDS接口的时钟为20MHz到85MHz，因此对于输出像素时钟低于85MHz的信号，只需一个Channel就可以；而对于输出像素时钟高于85MHZ的信号，比如1080P/60HZ的输出，像素显示时钟为148.5MHz，就不能直接用一个Channel传输，而是将输出的像素按顺序分为奇像素和偶像素，将所有的奇像素用一组LVDS传输，所有的偶像素用另外一组LVDS 传输。也就是说，需要两个Channel来传输1080P/60HZ的信号。对于像素显示时钟更高的信号，比如1080P/120HZ显示，则需要4个Channel来传输。
