从DDR开始到DDR3很好理解，Prefetch相当于DRAMcore修了多条高速公路连到外面的IO口，来解决IO速率比内部核心速率快的问题，IO数据速率跟核心频率的倍数关系就是prefetch。
burst length的长度跟CPU的cache line大小有关。Burstlength的长度有可能大于或者等于prefetch。如果prefetch的长度大于burstlength的长度，就有可能造成数据浪费，因为CPU一次用不了那么多。从DDR3到DDR4，如果在保持DDR4内存datalane还是64的前提下，继续采用增加prefetch的方式来提高IO速率的话，一次prefetch取到的数据就会大于一个cacheline的大小 （512bits），对于目前的CPU系统，反而会带来性能问题。
DDR4出现了BankGroup,这就是DDR4在不改变prefetch的情况下，能继续提升IO速率的秘密武器。DDR4利用Bankgroup的interleave，实现IO速率在DDR3基础上提升。
