EMMC 上电时序测试 电源纹波测试
emmc 芯片下方在敷铜时，焊盘部分要增加敷铜禁布框，避免铜皮分布不均影响散热，导致贴片虚焊。
2.emmc Flash走线要求整组包地，信号组内任意两根信号线的长度误差控制在400Mil以内，否则会导致高速模式下频率跑不高。(蛇形走线等长匹配时，时钟信号不能蛇形走线)
3.需要注意Flash的电源纹波不要大于80mV，电源走线需要远离高速信号线，Flash的数据线不能Vbus,Vdc,VCC_SYS等纹波较大的大电流信号灌铜邻层走线。
4.增加固件升级模式测试点，建议靠近Flash就近放置。
5.走线可采用经过不用的eMMC引脚走线的方式降低对PCB制板间距的要求。
6.Nand Flash与 EMMC Flash可通过双Layout实现物料的切换
蛇形走线:
1.尽量增加平行线段的距离S，至少大于3H，H指信号线到参考平面的距离。
通俗的将 就是绕大弯。只要S足够大，就几乎完全能避免相互之间的耦合效应
2.减小耦合幅度Lp ，当两倍Lp 时延接近或者超出信号上升时间时，产生的串扰将达到饱和。
3.带状线或者埋式微带线的蛇形走线引起的信号传输时延小于微带线走线。理论上，带状线不会因为差模
串扰影响到传输速率。
4. 高速以及对时序要求严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5.高速PCB设计中，蛇形走线没有所谓的滤波和抗干扰的能力，只可能降低信号质量，只作时序匹配只用而无其他目的。
