MIPI 时钟信号质量问题，数据眼图 MIPI CLK眼图 DATA眼图测试与分析

39.3 操作原理
  该小段描述sensor接口的操作模式
  CSI设计是为了支持普通的sensor接口时序以及CCIR656的视频接口时序。传统的CMOS传感器典型使用SOF,HSYNC(消隐)，和PIXCLK信号
 给Bayer或者YUV输出。智能CMOS传感器，一般在片上都有图像处理，并且通常都支持视频模式的传输，它们使用了内嵌的时序编码来取代了SOF和BLANK信号。
 该时序编码依据的标准就是CCIR656.
 39.3.1 门选通时钟模式(Gated Mode)
   VSYNC，HSYNC,以及PIXCLK信号采用的都是门选时钟模式(脉冲门)
 一个帧通常都开始于VSYNC的上升沿_||__,HSYNC信号开始变高HIGH,并且hold高电平整行数据(line)。并且当HSYNC信号是高电平的时候，
     pixelclock才是合法的像素时钟，Data数据就是每HSYNC高电平期间，每个pixelclock上升沿读取的数据才是有效数据。当HSYNC为低电平的时候
     那么该行就结束了。pixelclock就是不合法了，并且CSI也停止从stream中接收数据。等待下一行的HSYNC重复开始,Zui后重复VSYNC进入下一帧。
 39.3.2非门选通时钟模式(non-Gated Mode)
  该模式下，只有VSYNC和pixelclock两个信号使用到，HSYNC是被忽略的。
  该模式下，总的时间是和gatedmode一样的,区别只是在于HSYNC信号。HSYNC是被CSI忽略的，所有的pixelclock时钟所表示的数据都是合法的，
 其实区别就是Gate模式的pixelclock是一直开着的，而该模式下是和HSYNC同步进行了与门的操作，只保留了有效数据的pixel clock.pixelclock
 在非法数据时候是低电平。