电源与参考引脚
1）VDD： 电源电压,1.5V±0,075V。
2）VEDO： DQ电源,1.5V±0.075V。为了降低噪声,在芯片上进行了隔离。
3）VREFCA： 控制、命令、地址的参考电压。VREFCA在所有时刻(包括自刷新)都必须保持规定的电压。
4）VREFDQ： 数据的参考电压。VREFDQ在所有时刻(除了自刷新)都必须保持规定的电压。
5）VSS： 地．
6）VSSQ： DQ地， 为了降低噪声,在芯片上进行了隔离
5.引脚功能
1）ODT（ On-DieTermination ，片内终结）
所谓的终结（端接），就是让信号被电路的终端吸收掉，而不会在电路上形成反射， 造成对后面信号的影响。 顾名思义， ODT就是将端接电阻移植到了芯片内部，主板上不再有端接电路。在进入DDR 时代， DDR内存对工作环境提出更高的要求，如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象，就会对后面信号的影响造成运算出错。因此目前支持DDR主板都是通过采用终结电阻来解决这个问题。 由于每根数据线至少需要一个终结电阻，这意味着每块DDR 主板需要大量的终结电阻， 这也无形中增加了主板的生产成本,而且由于不同的内存模组对终结电阻的要求不可能完全一样，也造成了所谓的“内存兼容性问题”。而在DDR-II 中加入了ODT功能，当在DRAM 模组工作时把终结电阻器关掉， 而对于不工作的 DRAM模组则进行终结操作，起到减少信号反射的作用，如下图二所示。ODT 的功能与禁止由主控芯片控制，在开机进行 EMRS 时进行设置，ODT 所终结的信号包括 DQS 、DQS# 、DQ 、DM等。这样可以产生更干净的信号品质，从而产生更高的内存时钟频率速度。而将终结电阻设计在内存芯片之上还可以简化主板的设计，降低了主板的成本，而且终结电阻器可以和内存颗粒的“特性”相符，从而减少内存与主板的兼容问题的出现.ODT将终结电阻移植到了芯片内部，主板上不在有终结电路。ODT的功能与禁止由北桥芯片控制,主要用来简化一个模组中同时使用4与8bit位宽芯片时的控制设计）、DQ、DM等。
2）ZQ校准
如下所示， ZQ 是DDR3一个新增的引脚，在这个引脚上接有一个 240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ ODCE ，On-DieCalibrationEngine）来自动校验数据输出驱动器导通电阻与 ODT 的终结电阻值。 当系统发出这一指令之后， 将用相应的时钟周期 （在加电与初始化之后用512 个时钟周期，在退出自刷新操作后用 256 时钟周期、在
其他情况下用 64个时钟周期）对导通电阻和 ODT 电阻进行重新校准。
ODT是终端匹配，那就是要在你的信号线终端上拉一个电阻，但是这个内部电阻随着温度会有些细微的变化，为了保证信号被准确的进行终端匹配，就需要ZQ了，ZQ的作用就是使用你外面连接的，高精度240R电阻来对这个内部的电阻进行校准。
4)外驱动调校OCD （ Off-ChipDriver ）
OCD 是在 DDR-II 开始加入的新功能，而且这个功能是可选的，有的资料上面又叫离线驱动
调整。 OCD的主要作用在于调整 I/O 接口端的电压，来补偿上拉与下拉电阻值， 从而调整
DQS 与 DQ 之间的同步确保信号的完整与可靠性。 调校期间，分别测试 DQS 高电平和 DQ
高电平，以及 DQS 低电平和 DQ 高电平的同步情况。 如果不满足要求，则通过设定突发长
度的地址线来传送上拉 / 下拉电阻等级（加一档或减一档），直到测试合格才退出 OCD 操作，
通过 OCD 操作来减少 DQ 、 DQS的倾斜从而提高信号的完整性及控制电压来提高信号品质。
具体调校如下所示。
不过，由于在一般情况下对应用环境稳定程度要求并不太高，只要存在差分 DQS时就基本可以
保证同步的准确性， 而且 OCD 的调整对其他操作也有一定影响， 因此 OCD 功能在普通台式/
机上并没有什么作用，其优点主要体现在对数据完整性非常敏感的服务器等高端产品领域。
