简易JTAG线缆原理
简易JTAG线缆一端连接到PC的并口，另一端连接到目标板的JTAG接口，PC并口中的数据、I/O管脚通过一个74XX244单向驱动芯片与目标板JTAG口的TMS、TCK、TDI、TDO、TRST信号线相连，然后用PC上的软件来模拟JTAG所遵守的IEEE1149.1标准协议，从而访问、控制目标板上处理器的I/O管脚状态，也就能访问、控制挂接在处理器总线上的flash芯片的I/O管脚，实现将数据写入flash芯片中的功能。
10.2.1 PC并口定义
PC并口管脚线序如图10-1所示：
 |
| 图10-2 PC并口管脚线序 |
PC并口管脚定义如表10-1所示：
表10-1 PC并口管脚定义
| |
续表
10.2.2 PC并口的寄存器
PC上的程序通过访问并口的I/O端口寄存器来访问、控制并口的管脚信号，这些端口包括数据端口、状态端口和控制端口，其中每个端口都有自己的端口号，相当于它们的地址。程序通过端口号来访问端口寄存器。
PC并口1的数据端口号为3BCH，状态端口号为3BDH，控制端口号为3BEH；
PC并口2的数据端口号为378H，状态端口号为379H，控制端口号为37AH；
PC并口3的数据端口号为278H，状态端口号为279H，控制端口号为37AH；
1）数据寄存器
数据寄存器（D0~D7）也叫数据端口，它保存了写到数据端口管脚的一字节数据。数据端口可以写入数据（输出），也可以读出数据（输入）。写入的数据是从数据端口管脚输出的数据，读出来的数据是我们上次写入数据端口的数据或者原来保留在里面的数据，并不是从端口管脚输入PC的数据。数据端口对应的管脚是PIN2~PIN9，数据寄存器定义如表10-2所示。
表10-2 PC并口数据寄存器定义
bit | 对应并口管脚 | 信 号 名 | 信 号 源 | 是否倒相 |
0 | Pin2 | D0 | PC | 否 |
1 | Pin3 | D1 | ||
2 | Pin4 | D2 | ||
3 | Pin5 | D3 | ||
4 | Pin6 | D4 | ||
5 | Pin7 | D5 | ||
6 | Pin8 | D6 | ||
7 | Pin9 | D7 |