物理层
在接收到低速发送请求时，逻辑电路将待发送的指令或数据串行化，并控制输出高摆幅低功耗电平进行低功耗传送请求，随后将指令或数据串行地加载到通道，接收端则识别传送模式完成串行数据的并行转换。
当接收到高速请求后，电路发送高摆幅低功耗电平进行高速传送请求，然后将待发送数据经过串行转换之后驱动差分驱动模块以低摆幅信号在通道上传送，接收端则识别高速模式后正确地检测其同步信号将高速串行数据完成串并转换成功地接收。
除此之外，总线控制权可在主机端与从属端之间交换，发送端发送放弃总线请求，接收端接收请求之后控制总线发起应答，总的过程为TA(turnaround)操作，在LCD中我们称之为BTA（BusTurn-Around）。当主机端需要获取从属端接收数据的状况或者读取显示模块的参数或显示数据的时候，主机端发起TA操作，在从属端发送数据完毕之后自动发起TA操作，归还总线控制权。
信号两种工作状态，高速模式状态（LP）和低速模式状态（HS）。
物理层，就是要控制硬件信号的（时序），MIPI-DSI两种信号类型:
时钟lane,两根线一个Dp,Dn；
数据lane,两根线一个Dp，Dn；
数据lane根据需求有多个，少一个lane（lane0），多4个lane（lane0,lane1,lane2,lan3）,其中只有lane0是双向的（低速模式双向，高速模式也只能是单向），其他的都只能是单向（高速模式单向）。
数据lane电平：
低速模式LP：0-1.2V，空闲电平（LP11）Dp,Dn是1.2V。
高速模式HS：100-300mV (200mV)
按照D-PHY协议，在整个协议的物理层中，在主机端和从属端之间采用的是同步连接，时钟通道用于传送高速时钟，一个或多个数据通道用于传送低功耗数据信号或高速数据信号每一个通道都是利用两根互连线实现主机端和从属端的连接，并且支持高速模式和低速ESCAPE模式。
在高速模式下，发送端同时驱动该通道仅有的两根互连线，输出低摆幅差分信号 