virtex-5家族提供了fpga市场上Zui新的Zui强大的功能。采用第二代先进的硅模组块（asmbl）柱状结构，virtex-5家族包含五个不同的平台（子家族），是fpga家族提供的Zui多的选择。每个平台包含不同比例的功能，以满足各种逻辑设计的需要。除了Zui先进、高性能的逻辑织物外，Virtex5fpgas还包含许多硬ip系统级的块，包括强大的36kbit区块ram/fifos，第二代25 x18dsp切片，带有内置数字控制阻抗的选择技术，芯片同步源-同步接口块，系统监控功能，强化的时钟管理瓷砖与集成的dcm（数字时钟管理器）和锁相时钟发生器（pll）和先进的配置选项。附加的平台依赖特性包括：为增强串行连接而优化的高速串行收发报机块、符合pci的集成端点块、三模以太网macs（媒体访问控制器）和高性能的powerpc|440微处理器嵌入式块。这些特性允许先进的逻辑设计师在基于fpga的系统中构建Zui别的性能和功能。基于65-nmZui先进的铜加工技术，virtex-5fpgas是定制asic技术的可编程替代品。大多数先进的系统设计都需要fpgas的可编程强度。virtex-5fpgas为满足高性能逻辑设计师、高性能dsp设计师和高性能嵌入式系统设计师的需求提供了的解决方案，具有前所未有的逻辑、dsp、硬/软微处理器和连接能力。virtex-5lx平台包括先进的高速串行连接和链路/交易层能力。
关键特征
五个平台lx、lxt、sxt、txt和fxt
病毒-5lx：高性能通用逻辑应用
病毒-5lxt：高性能逻辑和先进的串行连接
病毒-5sxt：具有串行连接的高性能信号处理应用
病毒-5txt：高性能双密度串行连接系统
病毒-5 fxt：高性能嵌入式系统，具有先进的串行连接
跨平台兼容性
lxt、sxt和fxt设备使用可调电压调节器在同一个包中兼容足印
Zui先进，高性能，利用，fpga织物
真实的6输入查找表(lut)技术
双重5lut选项
改进的简化跳线路由
64位分布式内存选项
srl 32/双srl16选项
强大的时钟管理瓦（cmt）时钟
数字时钟管理器（dcm）块，用于零延迟缓冲、频率合成和时钟移相
用于输入抖动过滤、零延迟缓冲、频率合成和相位匹配时钟分割的pll块
36公里街区
真正的双口凸块
增强可选可编程Fifo逻辑
可编程
真正的双端口宽度可达x36
简单的双端口宽度可达x72
内置可选错误校正电路
可选地将每个块编程为两个独立的18kbit块
高性能并行选择技术
1.2至3.3 v i/o操作
使用芯片同步技术进行源同步接口
数字控制阻抗(dci)主动终止
灵活而精细的银行业务
高速内存接口支持
dsp48e片
25 x 18，二的补数，乘法
可选加速器、减速器和累加器
可选管道
可选的位逻辑功能
专用级联连接
灵活配置选项
spi和并行闪光接口
具有专用退一步重构逻辑的多位流支持
自动总线宽度检测能力
对所有设备进行系统监测的能力
芯片上/芯片外热监测
晶片/晶片外电源监测
访问所有被监控的数量
pci表达式设计的集成端点块
lxt、sxt、txt和fxt平台
符合pci快速基准规范1.1
每个街区X1、X4或X8车道支持
与Rocketio公司的变压器
三模式10/100/1000 MB/s以太网
lxt、sxt、txt和fxt平台
rocketio收发报机可以作为phy或连接到外部phy，使用许多软mii（媒体独立接口）选项
100MB至3.75GB/秒
lxt和sxt平台
150毫米/秒至6.5克/秒
txt和fxt平台
440个微处理器
仅fxt平台
risc架构
7级管道
包括32千字节指令和数据缓存
优化处理器接口结构(横杆)
65nm铜cmos工艺技术
1.0v核心电压
高信号完整性的片片包装在标准
公司宗旨：只做原装 诚信为商
在线/ 1324620921/1591383014 电话：010-56491260 /张女士.
