DDR3介绍
DDR3 SDRAM（Double-Data-Rate Synchronous DynamicRandom Access Memory）是应用在计算机及电子产品领域的一种高带宽并行数据总线，它属于上文提到的SDRAM类。DDR3在 DDR2的基础上继承发展而来，其数据传输速度为 DDR2 的两倍。同时，DDR3 标准可以使单颗内存芯片的容量更为扩大，达到512Mb 至 8Gb，从而使采用 DDR3 芯片的内存条容量扩大到 16GB。此外，DDR3 的工作电压降低为1.5V，比采用 1.8V 的 DDR2省电 30%左右。说到底，这些指标上的提升在技术上的支撑来自于芯片制造工艺的提升，90nm甚至更先进的 45nm 制造工艺使得同样功能的 MOS 管可以制造的更小，从而带来更快、更密、更省电的技术提升。DDR3 现今是并行SDRAM 家族中速度快的成熟标准，JEDEC 标准规定的 DDR3 速度可达 1600MT/s（注，1MT/s即为每秒钟一百万次传输）。 不仅如此， 内存厂商还可以生产速度高于 JEDEC 标准的 DDR3 产品，如速度为2000MT/s 的DDR3 产品，甚至有报道称其速度可高达 2500MT/s。
DDR3相较于DDR2而言主要有如下几个特点：
1.突发长度（Burst Length，BL）：由于DDR3的预取为8bit，所以突发传输周期（BurstLength，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit BurstChop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
2.寻址时序（Timing）：就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数-写入延迟（CWD），这一参数将根据具体的工作频率而定。
3.DDR3新增的重置（Reset）功能：重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到节省电力的目的。
4.DDR3新增ZQ校准功能：ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-DieCalibrationEngine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
5.参考电压分成两个：在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。
